Skip to content
Snippets Groups Projects
Select Git revision
  • 2016.4
  • 2018.3
  • 2020.2
  • develop
  • lago
  • master default protected
  • pfb_2020.2_lago
7 results
You can move around the graph by using the arrow keys.
Created with Raphaël 2.2.022Jun151310985226May21201811Mar18Nov14Sep26Aug25109528Jul20Simple tab arrangement en el core axis_lago_trigger_v1_3pfb_2020.2_lagopfb_2020.2_lagoAgrego cambios en las estructuras de datos del GPS para tener disponible el número de satélites que se ven.Simple cambio de sangría en lago.c de lago_v1_3Agrgeo el proyecto lago_v1_4 para agregar el GPS y el sensor de PyT al daqEste es el codigo LAGO que funciona v1_3. Básicamente tiene la conexion con HP0 y el buffer DMA se lee sin CMA, sino directamente desde /dev/mem.Agrego el core axis_rp_adc_v1_0 para compatibilizar el firmware de LAGO con lo que tenemos funcionando hasta ahora 13062023Agrego el proyecto counter_test. Este sirve para verificar el correcto funcionamiento del ADC + DMAAgrego el patch para el devicetree que se ajusta a los uio que tiene el firmware de LAGOHago los cambios en el código del bmp180 para compatibilizarlo con lo que tengo en lago_v1_3Vuelvo a la configuración inicial en el directorio cfgRemuevo los cores nuevos (v2 y v3) que conectan el dac y el adc, respectivamente. Estos los dejo para pruebas posteriores. Por ahora, con las versiones v1_0 anda bien el daq.Estos son los cambios que hice para armar la imagen v2r0 de lago, que tiene un debian 10 buster y kernel 5. A esto hay que cambiarle la parte del código en c que al compilar tira warnings y está relacionado con snprintf. Ahora reviso esoAgrego cma=36M en los bootargs de uEnv-ext4.txt2020.22020.2Cambio el tlast_gen por el packetizer y remuevo el dwidth_converter porque no es necesario hacer la conversion en el proyecto adc_directSimple arreglo de espacios en axis_tlast_gen.vhdSimple arreglo de espacios en axis_packetizer.vhdRemuevo el ejecutable de gpio_led_testCambié la direccion donde apuntar para el repositorio git de LAGOCambio la direccion de rst en el codigo en c y pequeños cambios en el block designAgrego el ACP_DDR_LOWOCM y el sts en el block_design.tcl de adc_recorder_uioAgrego el proyecto adc_direct. Esta probado y funcionando, sobre todo el adc_direct_continuous, que va a servir de base para LAGOAgrego volatile al cma y comento algunas salidas no necesarias en adc_recorder_uioAgrgeo la asignacion a ACP_DDR_LOWOCM en block_design.tcl de adc_recorderRemuevo el slice_0 en el block_design y cambio la dirección base a 0x40001000 del cfg para adc_recorderCambio el fifo en el core ram_writerAgrego el proc wireAgrego el core dsp48_v1_0 para hacer pruebas de cálculos matemáticos en la rpAgrego el core dsp48_v1_0 para hacer pruebas de cálculos matemáticos en la rpRemuevo el core pps_gen_v1_0 en MakefileRemuevo el core pps_gen_v1_0Remuevo el core lago_trigger_v1_{0,1,2}Remuevo el core lago_trigger_v1_2Remuevo el core lago_trigger_v1_1Remuevo el core lago_trigger_v1_0Remuevo el core axis_rp_adc_v1_0Dejo solamente los dos canales como salida en counter_test.cApunto al disco externo seagate4tb donde tengo instaladas las herramientas de xilinx ahoraSimple cambio de orden en registrosAgrego el linux-4.9 como kernel, pero no funciona aun2018.32018.3Con estas configuraciones puedo recrear el SO Debian 9 Stretch, pero tengo problemas con la red internet. No me queda claro qué es lo que falla. Por eso paso a Vivado 2020.2